TSMC inicia produção de processadores “A12” de 7 nanómetros para os iPhones
A Apple tem já em produção o próximo iPhone (que pode vir em três modelos) que irá apresentar em setembro este ano.
A Bloomberg deu a conhecer há algumas horas que a TSMC, parceira da Apple para o fabrico dos SoC Apple, estará já a produzir o novo chip que deverá ter o nome de A12. A notícia relevante é a tecnologia usada.
TSMC quer partir na pole position nos 7 nanómetros
As informações publicadas explicam que o A12 usará um design de 7 nanómetros que é mais rápido, menor e mais eficiente que os chips de 10 nanómetros usados pela Apple nos atuais iPhone 8 e iPhone X.
A mudança para um processador de 7 nanómetros permitirá um melhor desempenho, aumentando também a eficiência e conservando o espaço interno.
Estas informações, segundo a mesma publicação, foram trazidas por elementos familiarizados com a produção do novo chip, embora a Apple e a TSMC se tenham recusado a comentar este assunto.
A TSMC disse anteriormente que começou a produção em massa de processadores de 7 nanómetros, mas não disse para quem os processadores estavam a ser produzidos.
Os comentários dos analistas entendem esta posição de ambas as empresas como uma tentativa de ganhar vantagem sobre os chips de 7 nanómetros da Qualcomm. Este assunto ganha um maior relevo dado o envolvimento da Apple e da Qualcomm numa batalha judicial.
A produção dos SoC da TSMC para os iPhones de 2018 parece estar dentro do prazo. No ano passado, a empresa também iniciou a produção em massa do chip A11 em maio.
O relatório de hoje também reitera que a Apple lançará “pelo menos um trio de novos iPhones neste outono”. Um deles é considerado uma versão maior do iPhone X, bem como um modelo de baixo custo com um ecrã LCD. A empresa também estará a planear uma versão atualizada do iPhone X.
Este artigo tem mais de um ano
Proponha uma correção, faça uma sugestão
Loading ...
Não para…
O tamanho dos chips não tem alterado, pelo que dizer que usar uma tecnologia com gate pitch inferior conserva espaço interno está errado. Uma das razões pela qual a performance aumenta é mesmo por se conseguir fabricar mais transístores/área.
Então,se se conseguem fabricar mais transístores por área significa que,para o mesmo espaço interno,a performance aumenta,está correcto.
Óbvio
Meia verdade. Nem sempre o espaço extra é usado para mais transístor do mesmo processador. Por exemplo, esse espaço extra já foi usado para colocar um processador gráfico, um de baixo consumo para medidas, outro para guardar e processar o touchID e fala-se também em enfiar lá um só especializado em AI. O A10 tem o mesmo tamanho que o A5 mas dentro do chip leva também com o M8 que já esteve fora entre outros.
Ao longo do tempo o chip tem ficado cada vez maior apesar da miniaturização do processo do fabrico.
intel 4004 ocupava 12mm²
80286 ->49mm²
80486 ->173mm²
Pentium Pro ->307mm²
Pentium iv ->217mm²
Core i7 (2011) ->216mm²
Xeon E5 -> 356 mm²
Core i9 -> 471 mm²
Quando se usa o mesmo número de transístores o tamanho do processador diminui, com a melhoria do processo de fabrico, mas há medida que o processo de fabrico permite criar processadores menores também são adicionadas mais features ao processador: mais memória, gráficos integrados, MMX, etc … o que no final leva a que os processadores acabem por ficar maiores que os das gerações anteriores, por isso é que as wafers passaram para 300mm e equaciona-se passar para 450mm de diâmetro, mas o preço proibitivo da migração para estas dimensões vai adiando o processo.
Uma das razões de se fazerem processadores maiores também tem a ver com o espaço para terminais que têm de ser soldados).
E podem dizer “ai mas eles não mudaram muito o número de pinos no socket”, mas é porque a maior parte desses pinos não estavam ligados a nada… e agora estão.
Mais terminais ajuda com a largura de banda.
“Uma das razões de se fazerem processadores maiores também tem a ver com o espaço para terminais que têm de ser soldados”
Uma coisa é o processador em si, outra é a “embalagem”. O tamanho que se fala é a do processador e não do invólucro com contactos com a motherboard
“é porque a maior parte desses pinos não estavam ligados a nada… e agora estão”
Andas enganado. Os únicos pinos que podem não estar ligados é se (por ex) a motherboard não tiver quad Channel ou usarem todos os canais PCIe e o CPU aceitar. Nesse caso esses pinos não serão funcionais.
Mais uma vez a revelar ignorância atroz.
Os pinos são no exterior do chip sim, mas têm de estar soldados ao circuito integrado. E têm de haver espaço para os contactos no circuito integrado era os fios que são soldados, os “pads”. Além de que a voltarem no CI é muito inferior à dos pinos, e têm de ter step up converters para cada pino.
Quanto à motherboard, a revelar ignorância mais uma vez, a Intel por exemplo, nos CPUs recentes, apesar de fisicamente serem iguais aos de geração anterior com os mesmos pinos, por os da geração anterior terem pinos não utilizados, já não funcionam as motherboards com os novos CPUs.
Ex: Intel skylake e coffee lake.
Lol, por isso é que modders conseguiram meter coffee lakes em motherboards para skylakes sem qualquer tipo de modificação ao hardware e apenas uma uefi alterada, né? É sempre fácil chamar de ignorantes aos outros. Se fizesses uma pequena pesquisa ias ver que os pinos que estavam “reservados” nos sky/kaby lake são agora pinos ground ou vcc nos coffee. Não há incompatibilidade, há um power delivery mais restrito e uma intel a querer vender boards novas. Um chip tem várias dezenas de pinos para power, não é a falta de alguns que vai fazer que deixe de funcionar. No máximo pode é dar instabilidade num overclock abusado. E vá, deixa lá uma resposta a defenderes-te e a chamar-me ignorante, etc.
Abdu, a ideia de diminuir o processo de fabrico não é fazer chips mais pequenos mas manter o tamanho metendo mais transistores, aumentando a velocidade e funções e diminuindo os consumos.